

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-356787
(43)Date of publication of application : 26.12.2000

(51)Int.Cl. G02F 1/1368
G02F 1/1335
G09F 9/30
H01L 29/786

(21)Application number : **2000-105078** (71)Applicant : **NEC CORP**
(22)Date of filing : **06.04.2000** (72)Inventor : **FUKADA TAMAKI**
HONPO NOBUAHI


(30)Priority
Priority number : **11109979** Priority date : **16.04.1999** Priority country : **JP**

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a pixel structure of a light valve which can increase the pixel aperture ratio as much as possible and can suppress the incident light from the substrate surface or the reflected light from the optical system from entering the channel

SOLUTION: The reflected light from the edge of a back face light shielding film 3 or the incident light from the edge of a black matrix 12 is cut by the following structure. Dummy contact holes 7 which have a depth not touching the back face light-shielding film 3 are formed near the side faces in the longitudinal direction of the channel of a thin film transistor on the region defined by the back face light-shielding film 3 and the black matrix 12, and in an interlayer film 4 formed at least on the back face light-shielding film. A film consisting of at least a wiring material is formed on the side walls of the dummy contact holes.



LEGAL STATUS

[Date of request for examination] 06.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3332083

[Date of registration] 26.07.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-356787
(P2000-356787A)

(43)公開日 平成12年12月26日 (2000.12.26)

(51) Int.Cl.⁷
 G 0 2 F 1/1368
 1/1335
 G 0 9 F 9/30
 H 0 1 L 29/786

識別記号

F I
 G 0 2 F 1/136 5 0 0
 1/1335 5 0 0
 G 0 9 F 9/30 3 3 8
 H 0 1 L 29/78 6 1 2 C
 6 1 9 B

マーク (参考)

審査請求 有 請求項の数11 O L (全 10 頁)

(21)出願番号 特願2000-105078(P2000-105078)
 (22)出願日 平成12年4月6日 (2000.4.6)
 (31)優先権主張番号 特願平11-109979
 (32)優先日 平成11年4月16日 (1999.4.16)
 (33)優先権主張国 日本 (JP)


(71)出願人 000004237
 日本電気株式会社
 東京都港区芝五丁目7番1号
 (72)発明者 深田 環
 東京都港区芝五丁目7番1号 日本電気株式会社内
 (72)発明者 本保 信明
 東京都港区芝五丁目7番1号 日本電気株式会社内
 (74)代理人 100088328
 弁理士 金田 輝之 (外2名)

(54)【発明の名称】 液晶表示装置

(57)【要約】

【課題】 画素開口率を極力大きくとり、基板表面からの入射光や光学系からの反射光のチャネルへの入射を抑制することのできるライトバルブの画素構造を提供する。

【解決手段】 裏面遮光膜3とブラックマトリクス12とで規定される領域内であって、薄膜トランジスタのチャネル長方向の側面近傍に少なくとも前記裏面遮光膜3に接しない深さのダミーコンタクトホール7を有し、該ダミーコンタクトホール7側壁に少なくとも配線材料からなる膜を形成することで、裏面遮光膜3のエッジ部からの反射光、ブラックマトリクス12のエッジ部からの入射光を遮光する。



(2)

【特許請求の範囲】

【請求項 1】 透明絶縁性基板上に、裏面遮光膜、該裏面遮光膜上に層間膜を介してポリシリコンからなるチャネル、ゲート絶縁膜、ゲート線に接続されたゲート電極を順次形成した薄膜トランジスタ (TFT)、該 TFT にデータ信号を入力するデータ線、該 TFT 上に入射光を遮光するブラックマトリクスとを有する TFT を用いた画素構造において、裏面遮光膜とブラックマトリクスとで規定される領域内であって、TFT のチャネル長方向の側面近傍に少なくとも前記裏面遮光膜上に形成される層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを有し、該ダミーコンタクトホール側壁に少なくとも配線材料からなる膜が形成されていることを特徴とする TFT を用いた画素構造。

【請求項 2】 前記ダミーコンタクトホールがゲート線形成前に形成されたものであり、ゲート線形成時に同時に該ダミーコンタクトホール内にゲート線材料が成膜されたものであることを特徴とする請求項 1 に記載の TFT を用いた画素構造。

【請求項 3】 前記ダミーコンタクトホールがデータ線形成前に形成されたものであり、データ線形成時に同時に該ダミーコンタクトホール内にデータ線材料が成膜されたものであることを特徴とする請求項 1 に記載の TFT を用いた画素構造。

【請求項 4】 前記遮光膜が透明絶縁性基板上にマトリクス状に形成されたものであり、該裏面遮光膜がチャネル及び LDD 部分が投影される部分のみ他の部分よりも幅広く形成されていることを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の TFT を用いた画素構造。

【請求項 5】 TFT がゲート線とデータ線との交差部に形成され、ダミーコンタクトホールが該交差部の 4 つの角部に形成されていることを特徴とする請求項 1 乃至 4 のいずれか 1 項に記載の TFT を用いた画素構造。

【請求項 6】 透明絶縁性基板上に裏面遮光膜、第 1 層間膜、薄膜トランジスタ (TFT) のチャネルとなるポリシリコン、ゲート絶縁膜、ゲート電極部を含むゲート線、第 2 層間膜、データ線、第 3 層間膜、ブラックマトリクスを順次形成する TFT を用いた画素構造の製造方法において、ゲート絶縁膜の形成後であって、ゲート線形成前に裏面遮光膜とブラックマトリクスとで規定される領域内であって、TFT のチャネル長方向の側面近傍に前記裏面遮光膜上に形成されるゲート絶縁膜及び第 1 層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを形成し、ゲート線形成時に同時に該ダミーコンタクトホール側壁にゲート線材料からなる膜を成膜することを特徴とする TFT を用いた画素構造の製造方法。

【請求項 7】 裏面遮光膜が導電性材料で形成されており、該裏面遮光膜の電位制御のためのコンタクトを複数回のエッチングにより形成するものであって、該コンタクトエッ

クトエッチングの少なくとも 1 回の工程において、ダミーコンタクトホールの形成を同時にを行うことを特徴とする請求項 6 に記載の TFT を用いた画素構造の製造方法。

【請求項 8】 裏面遮光膜が導電性材料で形成されており、該裏面遮光膜の電位制御のため該裏面遮光膜がマトリクス状に形成されているものであって、該裏面遮光膜がチャネル及び LDD 部分が投影される部分のみ他の配線部分よりも幅広く形成されていることを特徴とする請求項 6 又は 7 に記載の TFT を用いた画素構造。

【請求項 9】 透明絶縁性基板上に裏面遮光膜、第 1 層間膜、薄膜トランジスタ (TFT) のチャネルとなるポリシリコン、ゲート絶縁膜、ゲート電極部を含むゲート線、第 2 層間膜、データ線、第 3 層間膜、ブラックマトリクスを順次形成する TFT を用いた画素構造の製造方法において、第 2 層間膜の形成後であって、データ線形成前に裏面遮光膜とブラックマトリクスとで規定される領域内であって、TFT のチャネル長方向の側面近傍に前記裏面遮光膜上に形成される第 2 層間膜、ゲート絶縁膜及び第 1 層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを形成し、データ線形成時に同時に該ダミーコンタクトホール側壁にデータ線材料からなる膜を成膜することを特徴とする TFT を用いた画素構造の製造方法。

【請求項 10】 裏面遮光膜が導電性材料で形成されており、該裏面遮光膜の電位制御のためのコンタクトを複数回のエッチングにより形成するものであって、該コンタクトエッチングの少なくとも 1 回の工程において、ダミーコンタクトホールの形成を同時にを行うことを特徴とする請求項 9 に記載の TFT を用いた画素構造の製造方法。

【請求項 11】 裏面遮光膜が導電性材料で形成されており、該裏面遮光膜の電位制御のため該裏面遮光膜がマトリクス状に形成されているものであって、該裏面遮光膜がチャネル及び LDD 部分が投影される部分のみ他の配線部分よりも幅広く形成されていることを特徴とする請求項 9 又は 10 に記載の TFT を用いた画素構造。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、液晶プロジェクターなどの薄膜トランジスタ (TFT) を用いた画素構造に関し、詳しくは、TFT により液晶のスイッチングを行うライトバルブ用アクティブマトリクス型液晶表示装置の遮光性の改良に関する。また本発明は、該画素構造の製造方法に関する。

【0002】

【従来の技術】 近年、壁掛け TV や投射型 TV、あるいは、OA 機器用ディスプレイとして液晶パネルを用いた各種表示装置の開発が行われている。液晶パネルの中でもアクティブ素子である薄膜トランジスタを液晶表示装

(3)

置に組み込んだアクティブマトリックス液晶ディスプレイは、走査線数が増加してもコントラストや応答速度が低下しない等の利点から、高品位のOA機器用表示装置やハイビジョン用表示装置を実現する上で有力であり、液晶プロジェクションなどの投射型液晶ディスプレイにおいては、大画面表示が容易に得られる。

【0003】通常、液晶プロジェクション用途に使用されるライトバルブ用アクティブマトリックス型液晶表示装置では、小さな素子に強力な光を入射して、TFTにより液晶をスイッチングすることにより画素毎のON/OFFを行って、透過する光を画像情報に応じて制御し、透過した光をレンズなどの光学素子を介してスクリーン上などに拡大投影しているが、その際、TFTの活性層をポリシリコン(p-Si)により形成すると、入射光による影響はもちろんのこと、レンズなどの光学系からの反射光によってもTFTのチャネル部において光励起により発生するオフ時のリーク電流が問題となってい

る。

【0004】従来、このようなライトバルブ用アクティブマトリックス型液晶表示装置では、図11に示すように、ゲート線8とデータ線10とをそれぞれ直交するようにマトリックス状に配し、ゲート線とデータ線で区画される領域に画素電極であるITO18などの透明電極を、ゲート線8とデータ線10との交差する部分にTFTを形成している。図12は図11の丸で囲んだ部分の拡大図であり、TFTの形成領域を示している。データ線10にはソース電極13に信号供給するためのデータ線-TFTコンタクト16が形成されており、ドレイン電極14と画素電極であるITO18とはITO-TFTコンタクト17で接続されている。TFTのチャネル部(ゲート線で覆われた部分)とソース・ドレイン領域の間にはLD領域15が形成されている。又、図13は、図12のF-F'線での断面図(a)とG-G'線での断面図(b)である。ガラス基板1などの透明絶縁性基板上に下地絶縁膜2を介して設けられた裏面遮光膜3と、TFT上部に設けられたブラックマトリックス12を有する。つまり、液晶層を挟んでTFTの対向基板側から光が入射される場合、ブラックマトリックス12で入射光を遮光し、裏面遮光膜3によって光学系からの反射光を遮光している。

【0005】ブラックマトリックス12は、図13に示すようにTFTと同じ基板上に層間膜を挟んで形成する場合と、液晶層を挟んでTFTの対向基板上に形成する場合があるが、ブラックマトリックス12をTFTの対向基板側に形成する場合、2枚の基板の重ねあわせ精度として10μm程度のずれを見込んで、裏面遮光膜3よりもその分大きくしなければならない。その結果、開口率が大きくできないという問題がある。

【0006】従って、現在ではもっぱらTFTと同一基板上に形成する方法が採られている。この場合、半導体

装置製造工程を利用して高い位置合わせ精度が得られるために前記したような大きなマージンを見込む必要はないが、二つの遮光膜とTFTの位置関係が考慮に入っていないため、パネル内での乱反射による光の遮光については対策が十分でなかった。特に、図13(b)に示すように、ゲート線の形成領域では、裏面遮光膜3及びブラックマトリックス12も形成されているため、遮光は十分であるが、図13(a)のように画素電極に架かる部分では、画素開口率を高めるために裏面遮光膜3及びブラックマトリックス12共に幅が制限される。そのため、ソース電極13とドレイン電極14とに挟まれたポリシリコンからなるチャネルの、画素電極にかかる領域と、LD領域15では、ブラックマトリックス12のエッジ部分からの入射光が裏面遮光膜3の表面で反射されることにより、また裏面遮光膜3のエッジ部分からの反射光がこのLD領域15に入射して電流リークの発生原因となっていた。もちろん、入射光、反射光の方向成分はこの例で示したようにゲート線方向に平行な成分のみではなく、様々な方向成分を含むものであり、ゲート線下のチャネル領域にも入射する場合がある。

【0007】

【発明が解決しようとする課題】もちろん、裏面遮光膜、ブラックマトリックスの幅を大きくとれば、入射光や反射光のチャネルへの入射を防止することは可能であるが、その分画素開口率が低下する。

【0008】従って、本発明は、画素開口率を極力大きくとり、基板表面からの入射光や光学系からの反射光のチャネルへの入射を抑制することのできるライトバルブの画素構造を提供することを目的とする。

【0009】

【課題を解決するための手段】すなわち、本発明は、透明絶縁性基板上に、裏面遮光膜、該裏面遮光膜上に層間膜を介してポリシリコンからなるチャネル、ゲート絶縁膜、ゲート線に接続されたゲート電極を順次形成した薄膜トランジスタ(TFT)、該TFTにデータ信号を入力するデータ線、該TFT上に入射光を遮光するブラックマトリックスとを有するTFTを用いた画素構造において、裏面遮光膜とブラックマトリックスとで規定される領域内であって、TFTのチャネル長方向の側面近傍に少なくとも前記裏面遮光膜上に形成される層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを有し、該ダミーコンタクトホール側壁に少なくとも配線材料からなる膜が形成されていることを特徴とするTFTを用いた画素構造に関するものである。

【0010】上記の画素構造において、前記ダミーコンタクトホールがゲート線形成前に形成されたものであり、ゲート線形成時に同時に該ダミーコンタクトホール内にゲート線材料が成膜されたもの、あるいは前記ダミーコンタクトホールがデータ線形成前に形成されたものであり、データ線形成時に同時に該ダミーコンタクトホ

(4)

5

ール内にデータ線材料が成膜されたものであることが好ましい。さらに上記画素構造において、前記裏面遮光膜が透明絶縁性基板上にマトリクス状に形成されたものであり、該裏面遮光膜がチャネル及びLDD部分が投影される部分のみ他の配線部分よりも幅が広い構造をとることを特徴とするTFT画素構造の製造方法を提供する。

【0011】また、薄膜トランジスタがゲート線とデータ線との交差部に形成され、ダミーコンタクトホールが該交差部の4つの角部に形成されている画素構造が提供される。

【0012】又、本発明は、透明絶縁性基板上に裏面遮光膜、第1層間膜、薄膜トランジスタ(TFT)のチャネルとなるポリシリコン、ゲート絶縁膜、ゲート電極部を含むゲート線、第2層間膜、データ線、第3層間膜、ブラックマトリクスを順次形成するTFTを用いた画素構造の製造方法において、ゲート絶縁膜の形成後であって、ゲート線形成前に裏面遮光膜とブラックマトリクスとで規定される領域内であって、TFTのチャネル長方向の側面近傍に前記裏面遮光膜上に形成されるゲート絶縁膜及び第1層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを形成し、ゲート線形成時に同時に該ダミーコンタクトホール側壁にゲート線材料からなる膜を成膜する、あるいは第2層間膜の形成後であって、データ線形成前に裏面遮光膜とブラックマトリクスとで規定される領域内であって、薄膜トランジスタのチャネル長方向の側面近傍に前記裏面遮光膜上に形成される第2層間膜、ゲート絶縁膜及び第1層間膜に前記裏面遮光膜に接しない深さのダミーコンタクトホールを形成し、データ線形成時に同時に該ダミーコンタクトホール側壁にデータ線材料からなる膜を成膜することを特徴とするTFTを用いた画素構造の製造方法を提供する。

【0013】特に、裏面遮光膜が導電性材料で形成されており、該裏面遮光膜の電位制御のためのコンタクトを複数回のエッチングにより形成するものであって、該コンタクトエッチングの少なくとも1回の工程において、ダミーコンタクトホールの形成を同時に行なうことは好ましい。

【0014】また、裏面遮光膜が導電性材料で形成されており、該裏面遮光膜が電位制御のためマトリクス状に形成されるものであって、該裏面遮光膜のうちチャネル及びLDD領域が投影される部分のみ他の配線部分よりも幅が広い構造をとることを特徴とする裏面遮光膜を用いたTFT画素構造の製造方法を提供する。

【0015】

【発明の実施の形態】図1は、本発明の一実施形態になるライトバルブの画素構造の部分的平面図であり、ゲート線8とデータ線10とが直交する部分にTFTが形成された構成を示すものである。この例では、ポリシリコンからなるチャネルがデータ線10の下に形成される場合を示している。又、図2は図1のA-A'線での断面

図(a)とB-B'線での断面図(b)である。ガラス基板1などの透明絶縁性基板上に下地絶縁膜2を介して設けられた裏面遮光膜3と、TFT上部に設けられたブラックマトリクス12を有する。裏面遮光膜3はチャネルとLDDの下部にあたる領域のみ、他の部分よりも幅の広い構造となっており、裏面反射光がポリシリコン5からなるチャネルへ入射するのを防ぐために充分な幅を持つ。ゲート線8とデータ線10とが交差することで形成される4つの角部には第1層間膜4とゲート絶縁膜6とに裏面遮光膜3に接しない深さのダミーコンタクトホール7が設けられている。ゲート線形成時にこのダミーコンタクトホール7にもゲート線材料からなる膜が形成され、ゲート線のパターニング後、少なくともダミーコンタクトホール7の側壁にはゲート線材料からなる膜が残ることになる。その結果、図2(a)に示すように、LDD領域15では、ブラックマトリクス12のエッジ部分からの入射光、裏面遮光膜3のエッジ部分からの反射光は、このダミーコンタクトホール7内に形成されたゲート線材料により遮られ、ポリシリコン5からなるチャネルへの乱反射を防止することができる。

【0016】図5は本発明の別の実施形態を説明するためのもので、図6は図5のC-C'線での断面(a)とD-D'線での断面(b)を示すものである。図1、図2と異なるのは、第2層間膜9、ゲート絶縁膜6、第1層間膜4とに裏面遮光膜3に接しない深さのダミーコンタクトホール7'が設けられており、データ線形成時にこのダミーコンタクトホール7'にもデータ線材料からなる膜が形成され、データ線のパターニング後、少なくともダミーコンタクトホール7'の側壁にはデータ線材料からなる膜が残ることになる。その結果、図6(a)に示すように、LDD領域15では、ブラックマトリクス12のエッジ部分からの入射光、裏面遮光膜3のエッジ部分からの反射光は、このダミーコンタクトホール7'内に形成されたデータ線材料により遮られ、ポリシリコン5からなるチャネルへの乱反射を防止することができる。

【0017】裏面遮光膜幅は、通常上層に形成されるデータ線及びゲート線に段差を生じないよう、開口率の下限界との兼ね合いから適宜設計されるが、チャネルとLDDの下部にあたる領域のみ、以下の方法で設計する。図14にその一例を示す。TFTのチャネル幅方向の部分断面図において、裏面遮光膜3の上面端部を3a、チャネル5もしくはLDD部分の下面端部を5a、5aから裏面遮光膜3上へ液晶パネルの法線方向にひいた線と、裏面遮光膜3上面が交わる点を3bとする。3a-5aと、5a-3bがなす角度をθとする。光源からの出射光に対して液晶パネルを垂直に配置したとき、入射光のほとんどは液晶パネルの法線方向に対して30°以内の角度で液晶パネル内を通過する。このことは、特開平8-171101号公報の段落(0065)において

(5)

7

開示されている。したがって、基板裏面や光学系からの反射光においても、その大部分が液晶パネルの法線方向に対して最大30°までの範囲にあると考えられる。裏面反射光を効果的に遮光するためには

$$\theta > 30^\circ \quad (1)$$

となれば良いことから、3a-3b間の距離d₁は、第1層間4の膜厚をd₂としたとき、

$$d_1 > d_2 \tan 30^\circ \quad (2)$$

となる。このことはチャネル長方向においても同様に考えられる。すなわち裏面遮光膜3は、少なくともチャネル5とLDDが投影される領域からそれぞれ式(2)で規定される距離d₁だけ幅広く形成されると良い。d₁の上限は第1層間膜厚と、ダミーコンタクトホール7の深さ、また、許容される開口率の下限との兼ね合いから適宜決定すれば良い。

【0018】また、ダミーコンタクトホール7、7'の形状は図1、図5に示したような矩形形状に限定されるものではなく、基板表面からの入射光、裏面からの反射光を十分に遮光できる形状であればどのような形状としても良い。例えば、図1において、更にゲート線8に沿って延びる鉤状としても良い。又、ダミーコンタクトホール7、7'の大きさとしては、裏面遮光膜3及びブラックマトリクス12により規定される領域内で、十分な遮光効果が得られればよく特に限定されないが、例えば図1においては、ダミーコンタクトホール形成の容易さを考慮すれば、通常のコンタクト程度の幅(チャネル長方向)に形成すればよい。長さ(チャネル長方向に直交する方向)はLDD領域15への光の入射を十分防止できれば良く、チャネル5とダミーコンタクトホール7、7'との距離に応じて適宜変更すればよい。尚、チャネルとダミーコンタクトホールとの距離は、ゲート絶縁膜6の厚さ以上は離しておく方が好ましく、通常は配線パターンに応じて適宜ダミーコンタクトホールの形成しやすい領域に形成すればよい。

【0019】ダミーコンタクトホール7、7'の深さは、裏面遮光膜3に接しない深さであればよいが、あまり浅すぎてもダミーコンタクトホールによる遮光効果が十分でなくなるため、ダミーコンタクトホールの大きさ、チャネルとの距離にもよるが、少なくとも第1層間膜の膜厚の半分程度以上は必要である。

【0020】ダミーコンタクトホールの形成は、その中に形成する配線材料の成膜前に行えば良く、別途、形成工程を設けても良いが、工程数の増加を招くため、本発明では、他のコンタクトホールの形成と同時にを行うことが好ましい。例えば、裏面遮光膜が導電材料で形成されている場合、TFTへの悪影響を低減するため、裏面遮光膜を接地電位等の任意の電位に固定する必要がある。電位固定するために、通常、画素形成領域外にコンタクトホールを形成して、そこで電位制御することが良く行われているが、第1層間膜の膜厚は裏面遮光膜がバック

ゲートとして作用することを避けるために厚く形成されており、1回のエッチングで裏面遮光膜に到達するコンタクトホールを形成することは容易ではなく、従って、2回以上に分けてエッチングすることによりコンタクトを形成している。そこで、このエッチングの1回目の時にダミーコンタクトホールを同時に形成することで、工程数を増加させることなくダミーコンタクトホールを形成することができる。

【0021】以上2つの実施形態ではTFTのチャネルがデータ線下に配される構成を説明したが、例えば、図9に示すようにチャネルがデータ線と重ならない領域に形成されている場合にも本発明を適用することができる。つまり、図9のE-E'線での断面に相当する図10に示すように、ゲート線材料が配されたダミーコンタクトホール7を有する構成(a)、データ線材料が配されたダミーコンタクトホール7'を有する構成(b)、更にゲート線材料が配されたダミーコンタクトホール7とデータ線材料が配されたダミーコンタクトホール7'を有する構成(c)などの様々な構成を採用することができる。図9に示すようにダミーコンタクトホールはデータ線と離れた位置に形成できるため、データ線材料を配したダミーコンタクトホール7'がゲート線8に接触していても何ら問題はない。

【0022】尚、ソース電極13、ドレイン電極14は必須ではなく、直接TFTのソース・ドレイン領域にコンタクトを形成しても良い。

【0023】

【実施例】以下、実施例により本発明を具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。

【0024】実施例1

図1、図2に示す画素構造(ダミーコンタクトホールにゲート線材料を形成する)を形成する場合を例に説明する。図3、4は本実施例の製造工程を説明する工程断面図であり、図1のB-B'線での断面図である。まず、図3(a)に示すようにガラス基板1上にSiNなどで下地絶縁膜2を形成する。これは、ガラス基板からの不純物混入を防止する膜であり、膜厚200nm程度でよい。

【0025】次に図3(b)に示すように裏面遮光膜3を形成する。裏面遮光膜は、基板側からの反射光を遮光できればどのような材料で形成しても良いが、後工程でポリシリコン形成時にアニールするため、熱に強いWSiなどで形成する。WSiで形成する場合、裏面遮光膜3の膜厚としては100nm以上であれば遮光効果が得られるが、好ましくは160nm以上とするのが望ましい。膜厚の上限は特に規定されず、適宜設計に応じて選択すればよいが、通常は、500nm程度までとすればよい。ここでは、170nm程度とした。裏面遮光膜をバーニングする際、配線部分の幅はゲート線、データ

(6)

9

線の線幅との兼ね合いから例えば $2\text{ }\mu\text{m}$ とする。チャネルとLD_D下部に当たる裏面遮光膜幅は、以下により第1層間膜厚を $1\text{ }\mu\text{m}$ と設計するため、チャネルとLD_Dが投影される領域よりも片側 $0.6\text{ }\mu\text{m}$ 以上長くなるよう形成すれば良い。例えばチャネル幅を $1\text{ }\mu\text{m}$ 、チャネル長を $4\text{ }\mu\text{m}$ 、LD_D長を $1\text{ }\mu\text{m}$ に設計した場合、チャネル長方向の遮光膜幅を $7.2\text{ }\mu\text{m}$ 、チャネル幅方向の遮光膜幅を $2.2\text{ }\mu\text{m}$ となるよう形成する。

【0026】次に図3(c)に示すように、第1層間膜4を形成する。例えば、SiNなどにより形成する。第1層間膜4の膜厚は、裏面遮光膜3がTFTに対してバックゲートとして作用しないようするために、 500 nm 以上とするのが望ましい。膜厚の上限は特に規定されず、適宜設計に応じて選択すればよいが、通常は、 $2\text{ }\mu\text{m}$ 程度までとするのが望ましい。ここでは $1\text{ }\mu\text{m}$ 程度に形成する。

【0027】続いて図3(d)に示すように、島状のポリシリコン5を 50 nm 厚に形成する。例えば、LPCVD法によりボロンをドープしたアモルファスシリコン層を成膜したのち、レーザーアニール工程を加え、さらにフォトリソグラフィ工程とエッチング工程を加えてポリシリコン層5を形成する。このポリシリコン5を覆って、ゲート絶縁膜6を $0.1\text{ }\mu\text{m}$ 厚にCVD法で成膜する(図3(e))。

【0028】次に、図4(a)に示すようにゲート絶縁膜6及び第1層間膜4にダミーコンタクトホール7を形成する。裏面遮光膜3をWSiで形成しているため、裏面遮光膜の電位制御のためのコンタクト形成を行うが、このコンタクトエッチングの1回目の時に画素TFTのLD_D部の両端にダミーコンタクトホール7を同時に形成する。ここではダミーコンタクトホール7として断面図に示す幅として 500 nm 、深さ 700 nm 程度に形成した。

【0029】次に、図4(b)に示すように、例えばWSiなどCVD法で 100 nm 程度の膜厚に成膜してパターニングし、ゲート線8のゲート電極部を形成する。この時、ダミーコンタクトホール7内にもWSi膜が成膜される。その結果、ダミーコンタクトホールの側壁に形成されるWSi膜の合計膜厚は 200 nm 程度となり、十分な遮光性が得られる。続いて、イオン注入法でN型MOS-TFTにはリンイオンを、P型MOS-TFTにはボロンを注入してソースとドレインを形成したのち、不純物の活性化アニールを行う。その後、裏面遮光膜3に達する2回目のコンタクト形成を行う。

【0030】これらの上に第2層間膜9として、SiNなどを約 300 nm の厚みにCVD法にて形成する(図4(c))。更にアルミニウムなどの金属材料で図4(d)に示すようにデータ線10(400 nm 厚)を形成し、その後、順次第3層間膜11、ブラックマトリクス12を形成していく。例えば、第3層間膜11はSi

10

Nで 300 nm 、ブラックマトリクス12はアルミニウムで 400 nm の厚みに形成する。裏面遮光膜3に達する2回目のコンタクト形成は、データ線とTFTとのコンタクト形成と同時にあっても良い。

【0031】実施例2

図5、図6に示す画素構造(ダミーコンタクトホールにデータ線材料を形成する)を形成する場合を例に説明する。図7、8は本実施例の製造工程を説明する工程断面図であり、図5のD-D'線での断面図である。図7

(a)～(e)は実施例1で説明した図3(a)～(e)と同じであり、説明を省略する。

【0032】次に、図8(a)に例えばWSiなどCVD法で 100 nm 程度の膜厚に成膜してパターニングし、ゲート線8のゲート電極部を形成する。続いて、イオン注入法でN型MOS-TFTにはリンイオンを、P型MOS-TFTにはボロンを注入してソースとドレインを形成したのち、不純物の活性化アニールを行う。

【0033】これらの上に第2層間膜9として、SiNなどを約 300 nm の厚みにCVD法にて形成する(図8(b))。

【0034】次に図8(c)に示すように、第2層間膜9、ゲート絶縁膜6及び第1層間膜4をエッチングしてダミーコンタクトホール7'を形成する。コンタクトエッチングは、裏面遮光膜3へのコンタクトエッチングと同時に言えば良く、1回目のエッチング時に $1\text{ }\mu\text{m}$ 程度の深さになるように行えばよい。このため、ダミーコンタクトホール7'と裏面遮光膜との距離は第2層間膜9の厚さ程度(約 300 nm)となる。又、断面図に示す幅としては 500 nm 程度である。

【0035】次にアルミニウムなどの金属材料で図8(d)に示すようにデータ線10(400 nm 厚)を形成する。この時、ダミーコンタクトホール7'内にも同時にアルミニウム膜が成膜される。その結果、ダミーコンタクトホールはほぼアルミニウムで埋め込まれることになり、十分な遮光性が得られる。その後、順次第3層間膜11、ブラックマトリクス12を形成していく。

【0036】

【発明の効果】本発明によれば、チャネル側面近傍にダミーコンタクトホールを配し、該ダミーコンタクトホール内に配線材料からなる膜を形成することで、ブラックマトリクスエッジ部から入射する入射光、あるいは基板裏面からの裏面遮光膜エッジ部から入射する反射光がダミーコンタクトホール内に形成された配線材料の膜により遮光されて、TFTのチャネル部へ到達を抑止することで光リークが防止できる。また、TFTのチャネル下部の遮光膜幅のみを広げることで、効果的に裏面反射光を遮光することができる。その結果、ブラックマトリクス、裏面遮光膜を必要最小限とすることができる、開口率の低減が防止できる。

【0037】又、ダミーコンタクトホールの形成を他の

(7)

11

コンタクトホール形成と同時にを行うことにより、ダミーコンタクトホール形成のために工程を追加する必要がなくなり、製造コストの増加を抑えることができる。

【図面の簡単な説明】

【図1】本発明の一実施形態になる画素構造の平面図である。

【図2】図1の画素構造のA-A'線での断面図(a)とB-B'線での断面図(b)である。

【図3】図1の画素構造の製造工程を説明する工程断面図である。

【図4】図1の画素構造の製造工程を説明する工程断面図である。

【図5】本発明の他の実施形態になる画素構造の平面図である。

【図6】図5の画素構造のC-C'線での断面図(a)とD-D'線での断面図(b)である。

【図7】図5の画素構造の製造工程を説明する工程断面図である。

【図8】図5の画素構造の製造工程を説明する工程断面図である。

【図9】本発明の更に他の実施形態を説明する平面図である。

【図10】図9のE-E'線での断面図であり、ダミーコンタクトホールの形態を種々変えた例を示すものである。

(7)

12

【図11】従来の画素構造を説明する平面図である。

【図12】図11の画素構造の部分拡大図である。


【図13】図12の画素構造のF-F'線での断面図(a)とG-G'線での断面図(b)である。

【図14】裏面遮光膜の設計方法を説明する図面である。


【符号の説明】

- 1 ガラス基板
- 2 下地絶縁膜
- 3 裏面遮光膜
- 4 第1層間膜
- 5 ポリシリコン
- 6 ゲート絶縁膜
- 7、7' ダミーコンタクトホール
- 8 ゲート線
- 9 第2層間膜
- 10 データ線
- 11 第3層間膜
- 12 ブラックマトリクス
- 13 ソース電極
- 14 ドレイン電極
- 15 LDD領域
- 16 データ線-TFTコンタクト
- 17 ITO-TFTコンタクト
- 18 ITO

【図1】




【図2】




(8)


【図3】




【图4】



【図5】




【図6】




(9)


【図7】




【図8】



【図9】




【図10】




(10)


【図11】



【図12】



【图 13】



【图 14】

